韓國海力士半導體（Hynix Semiconductor）在“2011 Symposium on VLSI Technology”上發(fā)表了20nm工藝的64Gbit MLC（multi-level cell）NAND閃存（演講編號：4B-2）。海力士稱這是業(yè)內(nèi)首次以20nm工藝實現(xiàn)大容量多值NAND閃存。
該閃存得以實現(xiàn)的關鍵在于為降低字線間干擾而導入的氣隙技術。其特點是與原來的使用案例相比，使用了大氣隙，獲得了更高的降干擾效果。據(jù)海力士介紹，字線間干擾的降低效果與形成的氣隙的形狀和位置（高度）有非常大的關系。因此，海力士通過模擬解析，觀察了氣隙形狀為箱形或橢圓形，并將氣隙形成位置（浮動柵極下端與氣隙下端之間的相對高度差）變?yōu)?埃或200埃時，對字線間干擾的影響。結果顯示，采用箱形氣隙且氣隙相對高度設為0埃時，最能夠減小字線間的干擾。
此外，海力士此次通過采用ArF液浸曝光技術和側(cè)墻圖形技術，形成了20nm工藝要求的字線和位線。
